

0.25 μm CMOSマクロ埋込み型セルアレイ CE77シリーズ

従来のCE71シリーズを高集積化したマクロ埋込み型セルアレイで、
最大チップフレームには698万ゲートを搭載可能です。

概要

本製品は、従来のCE71シリーズに対して高集積化を図った CMOS ASICです。搭載ゲート数が47万ゲートから698万ゲートまでのラインアップを充実させ、全15フレームをご用意しています。

特長

●テクノロジー

本製品はマクロ埋込み型アレイを用いており、さまざまなマクロが活用できるため、設計が簡単で素早く試作することができます。また、最大チップフレームには698万ゲート(敷詰め)を搭載できます。

●IPマクロ

表1にIPマクロ一覧を示します。本製品は高機能なシステムLSIが容易に実現できるよう、CPUマクロ、各種周辺マクロ、メモリ、PLL、アナログマクロをサポートします。

●設計手法

表2に開発サポートツールを示します。

・タイミングドリブン・レイアウト

チップレベルのタイミング制約をもとに自動配置配線を行います。これにより、ディーブサブミクロンで特に問題となる、レイアウト後のタイミング問題の発生が未然に防げます。

また、一部残ったタイミングエラーは、当社製自動タイミング修正システムがすべて自動的に修正します。これにより、ネットリストの作成完了から試作開始までが短期間で行えます。

・階層設計

ディーブサブミクロンの回路の大規模化に対応するため、論理設計から物理設計までの一貫したトップダウン階層設計をご提供します。これにより、複数ブロックの論理・物理設計が同時に行えるうえ、短期間でタイミング収束が可能になり、回路の超規模化にも十分耐えられる設計環境をご提供できます。

表1 サポートするIPマクロ一覧

CPU	SPARCLite, ARM7
インタフェースマクロ	USB, IrDA 他
マルチメディア処理マクロ	JPEG 他
ミックスドシグナルマクロ	ADC, DAC, アナログスイッチ 他
コンパイルドマクロ	RAM, ROM, FIFO, DelayLine
PLL	アナログPLL
I/Oマクロ	P-CML, USB

表2 開発サポートツール

機能	ツール名
シミュレーション	Synopsys社「VCS」 Cadence社「Verilog-XL/NC-Verilog/NC-VHDL」 Model Technology社/Mentor Graphics社「Model - Sim」 当社製「LCADFE」
論理合成	Synopsys社「DesignCompiler」 (含む「DesignPower」/「PowerCompiler」) Cadence社「Build Gates」
フロアプラン	当社製「GLOSCAD」
クロックツリ	当社製「GLOSCAD」
タイミング解析	Synopsys社「PrimeTime」 当社製「GISTA」
パワー計算	Sente社「Watt Watcher」(要求ベ - ス) 当社製「PScope」
レイアウト	Cadence社「Gate Ensemble DSM」 当社製「GLOSCAD」
テストツール	当社製「ATREX/FANTCAD/RAPARA/TERBAN/FANSCAD」
形式検証	Verplex社「Tuxed-LEC」 Synopsys社「Formality」 Chrysalis Symbolic Design社「Design VERIFYer」 当社製「ASSURE」
検証ツール	Cadence社「Dracula/Assura」

・シグナルインテグリティ対応

電源配線の自動化により、短時間で設計規格を満足するレイアウトができます。クロック周波数などを考慮した電源幅自動調整機能により、人手を介することなく電流密度・電圧降下制限を満たすチップが作成できます。また、信号線間の容量カップリングによる信号ノイズや遅延ペナルティ、局所的同時スイッチングによる電圧降下などの検証システム、さらに、それらを制約条件とした自動配線システムをご提供できます。

●低電圧動作

表3に仕様一覧を示します。電源電圧は、標準の2.5Vから最低1.5Vまでの広範囲で動作が可能です。

●試験手法

従来シリーズで採用し実績のある、MUX-D方式による内部スキャンやメモリスキャン、メモリBISTをサポートします。またこれらの内部テストに加え、システムLSI設計におけるIPマクロ単体テストに対応したバウンダリスキャンをご提供します。さらに高速動作を保証するため、従来シリーズで採用中のパステイレイテストもご提供するなど、試験設計環境を充実させています。

●パッケージ

チップの狭パッドピッチ技術開発と多ピンパッケージの新規開発により、ピンゲートレシオを向上させました。

- ・QFPパッケージ：最大304ピン
- ・FBGAパッケージ：最大288ピン
- ・PBGAパッケージ：最大420ピン

●電気的特性

表4に最大定格、表5～9に推奨動作条件、表10～14に直流特性、図1～12に出力特性を示します。

表3 仕様一覧

シリーズ名		マクロ埋込み型セルアレイ CE77		
品名		MB87RXXXX		
プロセス技術		0.25 μm Siゲ - トCMOS, アルミ3層～4層配線		
搭載ゲ - ト数		47万～698万ゲ - ト(敷詰めゲ - ト数)		
電気的特性	電源電圧	2.5V	1.8V	1.5V
	遅延時間*1	33ps	49ps	64ps
	遅延時間*2	60ps	82ps	106ps
	消費電力*3(/MHzBC)	0.19 μW	0.10 μW	0.07 μW
	インタフェ - スレベル	2.5V 3.3V*5	1.8V 2.5V*4 3.3V*5	1.5V 2.5V*4 3.3V*5

*1: インバ - タセル, F/O = 1

*2: 2入力NANDセル, F/O = 2, 標準負荷

*3: 2入力NANDセル, F/O = 2, 標準負荷

*4: I/O用電源として2.5Vを供給することで可能となります。

*5: I/O用電源として3.3Vを供給することで可能となります。

表4 最大定格

(V_{SS} = 0V)

項目	記号	定格	単位
電源電圧	V _{DD}	- 0.5 ~ 3.0(V _{DD} = 1.4 ~ 2.7V) ^{*3} - 0.5 ~ 4.0(V _{DD} = 2.7 ~ 3.6V) ^{*4}	V
入力電圧	V _I	- 0.5 ~ V _{DD} + 0.5(3.0V) ^{*3} - 0.5 ~ V _{DD} + 0.5(4.0V) ^{*4}	V
出力電圧	V _O	- 0.5 ~ V _{DD} + 0.5(3.0V) ^{*3} - 0.5 ~ V _{DD} + 0.5(4.0V) ^{*4}	V
保存周囲温度	T _{ST}	- 55 ~ 125	
動作接合温度	T _J	- 40 ~ 125	
出力電流*1	Lタイプ	パワ - レスタイプ(IOL = 2mA OH = - 2mA)	± 13
	Mタイプ	ノ - マルタイプ(IOL = 4mA OH = - 4mA)	± 13
	Hタイプ	パワ - タイプ(IOL = 8mA OH = - 8mA)	± 13
	Vタイプ	ハイパワ - タイプ(IOL = 12mA OH = - 12mA)	± 26
電源ピン電流*2	ID	V _{DD} , GNDピン 1本あたり	60

*1: 定常的に流せる最大出力電流

*2: 定常的に流せる最大電源電流

*3: 3.3V系以外の場合

*4: 3.3V系の場合

表5 推奨動作条件

単一電源 (V_{DD} = 2.5V ± 0.2V, V_{SS} = 0V, 標準規格)

項目	記号	定格			単位
		最小	標準	最大	
電源電圧	V _{DD}	2.3	2.5	2.7	V
Hレベル入力電圧	V _{IH}	CMOS標準	1.7	V _{DD} + 0.3	V
		CMOSシュミット	V _{DD} × 0.8	V _{DD} + 0.3	
Lレベル入力電圧	V _{IL}	CMOS標準	- 0.3	0.7	V
		CMOSシュミット	- 0.3	V _{DD} × 0.2	
動作接合温度	T _J	- 40		125	

表6 推奨動作条件

単一電源 ($V_{DD} = 1.8V \pm 0.15V$, $V_{SS} = 0V$, 標準規格)

項目	記号	定格			単位
		最小	標準	最大	
電源電圧	V_{DD}	1.65	1.8	1.95	V
Hレベル入力電圧	CMOS標準	$V_{DD} \times 0.65$		$V_{DD} + 0.3$	V
	CMOSシュミット	$V_{DD} \times 0.8$		$V_{DD} + 0.3$	
Lレベル入力電圧	CMOS標準	- 0.3		$V_{DD} \times 0.35$	V
	CMOSシュミット	- 0.3		$V_{DD} \times 0.2$	
動作接合温度	T_j	- 40		125	

表7 推奨動作条件

単一電源 ($V_{DD} = 1.5V \pm 0.1V$, $V_{SS} = 0V$, 標準規格)

項目	記号	定格			単位
		最小	標準	最大	
電源電圧	V_{DD}	1.4	1.5	1.6	V
Hレベル入力電圧	CMOS標準	$V_{DD} \times 0.7$		$V_{DD} + 0.3$	V
	CMOSシュミット	$V_{DD} \times 0.8$		$V_{DD} + 0.3$	
Lレベル入力電圧	CMOS標準	- 0.3		$V_{DD} \times 0.3$	V
	CMOSシュミット	- 0.3		$V_{DD} \times 0.2$	
動作接合温度	T_j	- 40		125	

表8 推奨動作条件

二電源 ($V_{DDE} = 3.3V \pm 0.3V/V_{DDI} = 2.5V \pm 0.2V$, $V_{DDI} = 1.8V \pm 0.15V$, $V_{DDI} = 1.5V \pm 0.1V$, $V_{SS} = 0V$)

項目	記号	定格			単位
		最小	標準	最大	
電源電圧	V_{DDE}	3.0	3.3	3.6	V
	V_{DDI}	1.4		2.7	
Hレベル 入力電圧	1.5V CMOS標準	$V_{DDI} \times 0.7$		$V_{DDI} + 0.3$	V
	1.8V CMOS標準	$V_{DDI} \times 0.65$		$V_{DDI} + 0.3$	
	2.5V CMOS標準	1.7		$V_{DDI} + 0.3$	
	3.3V CMOS標準	2.0		$V_{DDE} + 0.3$	
	1.5V CMOSシュミット	$V_{DDI} \times 0.8$		$V_{DDI} + 0.3$	
	1.8V CMOSシュミット	$V_{DDI} \times 0.8$		$V_{DDI} + 0.3$	
	2.5V CMOSシュミット	$V_{DDI} \times 0.8$		$V_{DDI} + 0.3$	
	3.3V CMOSシュミット	$V_{DDE} \times 0.8$		$V_{DDE} + 0.3$	
Lレベル 入力電圧	1.5V CMOS標準	- 0.3		$V_{DDI} \times 0.3$	V
	1.8V CMOS標準	- 0.3		$V_{DDI} \times 0.35$	
	2.5V CMOS標準	- 0.3		0.7	
	3.3V CMOS標準	- 0.3		0.8	
	1.5V CMOSシュミット	- 0.3		$V_{DDI} \times 0.2$	
	1.8V CMOSシュミット	- 0.3		$V_{DDI} \times 0.2$	
	2.5V CMOSシュミット	- 0.3		$V_{DDI} \times 0.2$	
	3.3V CMOSシュミット	- 0.3		$V_{DDE} \times 0.2$	
動作接合温度	T_j	- 40		125	

表9 推奨動作条件

二電源 ($V_{DDE} = 2.5V \pm 0.2V / V_{DDI} = 1.8V \pm 0.15V$, $V_{DDI} = 1.5V \pm 0.1V$, $V_{SS} = 0V$)

項目		記号	定格			単位
			最小	標準	最大	
電源電圧		V_{DDE}	2.3	2.5	2.7	V
		V_{DDI}	1.4		1.95	
Hレベル 入力電圧	1.5V CMOS標準	V_{IH}	$V_{DDI} \times 0.7$		$V_{DDI} + 0.3$	V
	1.8V CMOS標準		$V_{DDI} \times 0.65$		$V_{DDI} + 0.3$	
	2.5V CMOS標準		1.7		$V_{DDE} + 0.3$	
	1.5V CMOSシュミット		$V_{DDI} \times 0.8$		$V_{DDI} + 0.3$	
	1.8V CMOSシュミット		$V_{DDI} \times 0.8$		$V_{DDI} + 0.3$	
	2.5V CMOSシュミット		$V_{DDE} \times 0.8$		$V_{DDE} + 0.3$	
Lレベル 入力電圧	1.5V CMOS標準	V_{IL}	- 0.3		$V_{DDI} \times 0.3$	V
	1.8V CMOS標準		- 0.3		$V_{DDI} \times 0.35$	
	2.5V CMOS標準		- 0.3		0.7	
	1.5V CMOSシュミット		- 0.3		$V_{DDI} \times 0.2$	
	1.8V CMOSシュミット		- 0.3		$V_{DDI} \times 0.2$	
	2.5V CMOSシュミット		- 0.3		$V_{DDE} \times 0.2$	
動作接合温度		T_j	- 40		125	

表10 直流特性

単一電源 ($V_{DD} = 2.5V$ 標準規格)測定条件: $V_{DD} = 2.5 \pm 0.2V$, $V_{SS} = 0V$, $T_j = -40 \sim 125$

項目	記号	条件	規格			単位
			最小	標準	最大	
電源電流 *1	I_{DDs}	T2			0.1	mA
		T3, T4			0.2	
		T5 ~ T7			0.3	
		T8, T9			0.4	
		TA			0.5	
		TB, TC			0.6	
		TD			0.8	
		TE			1.0	
		TF			1.1	
		TG			1.3	
Hレベル出力電圧	V_{OH}	$I_{OH} = -100\mu A$	$V_{DD} - 0.2$		V_{DD}	V
Lレベル出力電圧	V_{OL}	$I_{OL} = 100\mu A$	0		0.2	
Hレベル出力 V-I特性		2.5V系 $V_{DD} = 2.5V \pm 0.2V$	*2			
Lレベル出力 V-I特性		2.5V系 $V_{DD} = 2.5V \pm 0.2V$	*3			
入力リ - ク電流	I_L				± 5	μA
プルアップ /プルダウン抵抗	R_p	プルアップ $V_{IL} = 0V$ プルダウン $V_{IH} = V_{DD}$	10	25	120	k

*1: $V_{IH} = V_{DD}$, $V_{IL} = V_{SS}$, メモリ搭載の場合はメモリがスタンバイ時, アナログマクロ搭載時はパワー - ダウンモード時 $T_j = 25$, 静止状態の値。プルアップ, プルダウン抵抗付き入力バッファ, 水晶発振バッファを使用した場合には回路構成によって上記保証ができない場合があります。

*2, *3: 図4, 図5, 図6をご参照ください。

表11 直流特性

単一電源 ($V_{DD} = 1.8V$)測定条件: $V_{DD} = 1.8 \pm 0.15V$, $V_{SS} = 0V$, $T_j = -40 \sim 125$

項目	記号	条件	規格			単位
			最小	標準	最大	
電源電流*1	I _{DDs}	T2			0.1	mA
		T3, T4			0.2	
		T5 ~ T7			0.3	
		T8, T9			0.4	
		TA			0.5	
		TB, TC			0.6	
		TD			0.8	
		TE			1.0	
		TF			1.1	
		TG			1.3	
Hレベル出力電圧	V _{OH}	I _{OH} = -100 μ A	V _{DD} - 0.2		V _{DD}	V
Lレベル出力電圧	V _{OL}	I _{OL} = 100 μ A	0		0.2	
Hレベル出力 V-I特性		1.8V系 $V_{DD} = 1.8V \pm 0.15V$	*2			
Lレベル出力 V-I特性		1.8V系 $V_{DD} = 1.8V \pm 0.15V$	*3			
入力リ - ク電流	I _L				± 5	μ A
プルアップ /プルダウン抵抗	R _p	プルアップ V _{IL} = 0V プルダウン V _{IH} = V _{DD}	10	40	120	k

*1: V_{IH} = V_{DD}, V_{IL} = V_{SS}, メモリ搭載の場合はメモリがスタンバイ時, アナログマクロ搭載時はパワ - ダウンモ - ド時 T_j = 25 $^{\circ}$ C, 静止状態の値。プルアップ, プルダウン抵抗付き入力バッファ, 水晶発振バッファを使用した場合には回路構成によって上記保証ができない場合があります。

*2, *3: 図7, 図8, 図9をご参照ください。

表12 直流特性

単一電源 ($V_{DD} = 1.5V$)測定条件: $V_{DD} = 1.5 \pm 0.1V$, $V_{SS} = 0V$, $T_j = -40 \sim 125$

項目	記号	条件	規格			単位
			最小	標準	最大	
電源電流*1	I _{DDs}	T2			0.1	mA
		T3, T4			0.2	
		T5 ~ T7			0.3	
		T8, T9			0.4	
		TA			0.5	
		TB, TC			0.6	
		TD			0.8	
		TE			1.0	
		TF			1.1	
		TG			1.3	
Hレベル出力電圧	V _{OH}	I _{OH} = -100 μ A	V _{DD} - 0.2		V _{DD}	V
Lレベル出力電圧	V _{OL}	I _{OL} = 100 μ A	0		0.2	
Hレベル出力 V-I特性		1.5V系 $V_{DD} = 1.5V \pm 0.1V$	*2			
Lレベル出力 V-I特性		1.5V系 $V_{DD} = 1.5V \pm 0.1V$	*3			
入力リ - ク電流	I _L				± 5	μ A
プルアップ /プルダウン抵抗	R _p	プルアップ V _{IL} = 0V プルダウン V _{IH} = V _{DD}	10	55	120	k

*1: V_{IH} = V_{DD}, V_{IL} = V_{SS}, メモリ搭載の場合はメモリがスタンバイ時, アナログマクロ搭載時はパワ - ダウンモ - ド時 T_j = 25 $^{\circ}$ C, 静止状態の値。プルアップ, プルダウン抵抗付き入力バッファ, 水晶発振バッファを使用した場合には回路構成によって上記保証ができない場合があります。

*2, *3: 図10, 図11, 図12をご参照ください。

表13 直流特性

二電源 ($V_{DDE} = 3.3V/V_{DDI} = 2.5V, 1.8V, 1.5V$)測定条件: $V_{DDE} = 3.3 \pm 0.3V / V_{DDI} = 2.5 \pm 0.2V, 1.8 \pm 0.15V, 1.5 \pm 0.10V, V_{SS} = 0V, T_j = -40 \sim 125$

項目	記号	条件	規格			単位	
			最小	標準	最大		
電源電流 *1	I _{DDs}	T2			0.1	mA	
		T3, T4			0.2		
		T5 ~ T7			0.3		
		T8, T9			0.4		
		TA			0.5		
		TB, TC			0.6		
		TD			0.8		
		TE			1.0		
		TF			1.1		
		TG			1.3		
Hレベル出力電圧	V _{OH4}	3.3V系出力 I _{OH} = -100μA	V _{DDE} - 0.2		V _{DDE}	V	
	V _{OH3}	2.5V系出力 I _{OH} = -100μA	V _{DDI} - 0.2		V _{DDI}		
	V _{OH2}	1.8V系出力 I _{OH} = -100μA	V _{DDI} - 0.2		V _{DDI}		
	V _{OH1}	1.5V系出力 I _{OH} = -100μA	V _{DDI} - 0.2		V _{DDI}		
Lレベル出力電圧	V _{OL4}	3.3V系出力 I _{OL} = 100μA	0		0.2	V	
	V _{OL3}	2.5V系出力 I _{OL} = 100μA					
	V _{OL2}	1.8V系出力 I _{OL} = 100μA					
	V _{OL1}	1.5V系出力 I _{OL} = 100μA					
Hレベル出力 V-I特性		3.3V系 V _{DDE} = 3.3V ± 0.3V	*2				
		2.5V系 V _{DDI} = 2.5V ± 0.2V	*3				
		1.8V系 V _{DDI} = 1.8V ± 0.15V	*4				
		1.5V系 V _{DDI} = 1.5V ± 0.1V	*5				
Lレベル出力 V-I特性		3.3V系 V _{DDE} = 3.3V ± 0.3V	*6				
		2.5V系 V _{DDI} = 2.5V ± 0.2V	*7				
		1.8V系 V _{DDI} = 1.8V ± 0.15V	*8				
		1.5V系 V _{DDI} = 1.5V ± 0.1V	*9				
入力リ - ク電流	I _L				± 5	μA	
ブルアップ /ブルダウン抵抗	R _p	3.3V系	ブルアップ V _{IL} = 0V ブルダウン V _{IH} = V _{DDE}	10	25	70	k
		2.5V系	ブルアップ V _{IL} = 0V ブルダウン V _{IH} = V _{DDI}	10	25	120	
		1.8V系	ブルアップ V _{IL} = 0V ブルダウン V _{IH} = V _{DDI}	10	40	120	
		1.5V系	ブルアップ V _{IL} = 0V ブルダウン V _{IH} = V _{DDI}	10	55	120	

*1: V_{IH} = V_{DD}, V_{IL} = V_{SS}, メモリ搭載の場合はメモリがスタンバイ時, アナログマクロ搭載時はパワ - ダウンモード時 T_j = 25°, 静止状態の値。ブルアップ, ブルダウン抵抗付き入力バッファ, 水晶発振バッファを使用した場合には回路構成によって上記保証ができない場合があります。

*2, *6: 図1, 図2, 図3をご参照ください。

*3, *7: 図4, 図5, 図6をご参照ください。

*4, *8: 図7, 図8, 図9をご参照ください。

*5, *9: 図10, 図11, 図12をご参照ください。

表14 直流特性

二電源 ($V_{DDE} = 2.5V/V_{DDI} = 1.8V, 1.5V$)測定条件: $V_{DDE} = 2.5 \pm 0.2V / V_{DDI} = 1.8 \pm 0.15V, 1.5 \pm 0.10V, V_{SS} = 0V, T_J = -40 \sim 125$

項目	記号	条件	規格			単位	
			最小	標準	最大		
電源電流 *1	I _{DD5}	T2			0.1	mA	
		T3, T4			0.2		
		T5 ~ T7			0.3		
		T8, T9			0.4		
		TA			0.5		
		TB, TC			0.6		
		TD			0.8		
		TE			1.0		
		TF			1.1		
		TG			1.3		
Hレベル出力電圧	V _{OH3}	2.5V系出力 I _{OH} = -100μA	V _{DDE} - 0.2		V _{DDE}	V	
	V _{OH2}	1.8V系出力 I _{OH} = -100μA	V _{DDI} - 0.2		V _{DDI}		
	V _{OH1}	1.5V系出力 I _{OH} = -100μA	V _{DDI} - 0.2		V _{DDI}		
Lレベル出力電圧	V _{OL3}	2.5V系出力 I _{OL} = 100μA	0		0.2	V	
	V _{OL2}	1.8V系出力 I _{OL} = 100μA					
	V _{OL1}	1.5V系出力 I _{OL} = 100μA					
Hレベル出力 V-I特性		2.5V系 V _{DDE} = 2.5V ± 0.2V	* 2				
		1.8V系 V _{DDI} = 1.8V ± 0.15V	* 3				
		1.5V系 V _{DDI} = 1.5V ± 0.1V	* 4				
Lレベル出力 V-I特性		2.5V系 V _{DDE} = 2.5V ± 0.2V	* 5				
		1.8V系 V _{DDI} = 1.8V ± 0.15V	* 6				
		1.5V系 V _{DDI} = 1.5V ± 0.1V	* 7				
入力リ - ク電流	I _L				± 5	μA	
プルアップ /プルダウン抵抗	R _p	2.5V系	プルアップ V _{IL} = 0V プルダウン V _{IH} = V _{DDE}	10	25	120	k
		1.8V系	プルアップ V _{IL} = 0V プルダウン V _{IH} = V _{DDI}	10	40	120	
		1.5V系	プルアップ V _{IL} = 0V プルダウン V _{IH} = V _{DDI}	10	55	120	

* 1: V_{IH} = V_{DD}, V_{IL} = V_{SS}, メモリ搭載の場合はメモリがスタンバイ時, アナログマクロ搭載時はパワ - ダウンモード時 T_J = 25, 静止状態の値。プルアップ, プルダウン抵抗付き入力バッファ, 水晶発振バッファを使用した場合には回路構成によって上記保証ができない場合があります。

* 2, * 5: 図4, 図5, 図6をご参照ください。

* 3, * 6: 図7, 図8, 図9をご参照ください。

* 4, * 7: 図10, 図11, 図12をご参照ください。

図1 V-I特性 (3.3V系)




図2 V-I特性 (3.3V系)




図3 V-I特性 (3.3V系)




図4 V-I特性 (2.5V系)




図5 V-I特性 (2.5V系)




図6 V-I特性 (2.5V系)




図7 V-I特性 (1.8V系)




図8 V-I特性 (1.8V系)




図9 V-I特性 (1.8V系)




図10 V-I特性 (1.5V系)




図11 V-I特性 (1.5V系)




図12 V-I特性 (1.5V系)

